Komma igång med mejsel
Att bygga maskinvara på Scala inbäddade språk (mejsel) är ett nytt sätt att beskriva hårdvara för Field Programmable Gate matriser (FPGAs). Detta instructable kommer att ta dig igenom hur man ställer in en mejsel installation och några coola saker du kan göra med den. En förtrogenhet med programmering förutsätts dock kunskap om FPGAs eller verilog krävs inte.
Vad är en FPGA?
En FPGA är ett chip som är konstruerade för att ha sin logik krets hårdvara programmerbara (se här för en jämförelse med liknande enheter). Den består av olika små block kallas segment. Dessa skivor kan programmeras för olika enkla operationer som att lägga till siffror eller enkel logik villkorliga satser. Dessa skivor kopplas sedan ihop för att utföra mer komplicerade uppgifter. En viktig skillnad att komma ihåg vid programmering en FPGA jämfört med traditionell CPU programmering är att på en FPGA, alla signaler bearbetas samtidigt, i motsats till sekventiellt och därmed erbjuder aktiviteter som ska bearbetas på snabbare hastigheter för vissa problem. Detta är där en FPGA har en fördel över andra datorplattformar.
Vad är Verilog?
Verilog är ett hårdvarubeskrivande språk används för att konfigurera FPGAs. Mejsel är ett språk som används för att generera verilog. När designen är klar i verilog kan det vara sythesised i den specifika placeringen på FPGA. Detta kan generera en design som visas i bilden från electronicdesign.com
Varför mejsel?
En av de största frågorna med hjälp av en FPGA är att de är svåra att programmet. Saker händer samtidigt kan vara komplicerat. Mejsel är ett snyggt sätt att generera verilog med ett mycket trevligt sätt att testa din design. Dessutom kan det lätt parametrization av hårdvara vilket betyder att din design kan vara mycket flexibla.