Verilog

Hur man kod din egen klo maskin

Jag, har tillsammans med många andra människor, barndomsminnen av gå in i en biosalong, livsmedelsbutik eller arcade och ser ett stort glas låda fylld med leksaker. Det fanns alltid att en leksak antingen begravd eller uppflugen ovanpå att jag ville...

Att komma igång med Xilinx Vivado w / Digilent Nexys 4 FPGA 1 - bygga flera ingångar och logik utfärda utegångsförbud

Jag gör detta instructable eftersom det ser ut som det inte är enkelt att komma igång handledning för att lära människor att använda den senaste Xilinx Vivado CAD-verktyget. Så, jag vill använda den enkla flera ingångar gate design att gå igenom Xili...

Ange maskin visualisering för klo spelet

Klo spelets tillståndsdator är ganska stort så det skulle vara skönt att veta exakt vad det tänker åt gången. För att åstadkomma detta kommer vi lägga till i en UART sändare att kommunicera med en ansluten dator som kör LabVIEW. Detta kan anpassas fö...

Blues Piano med Terasic DE2-115 Development Board

Detta piano spelar tonerna i en D platt blues skala. Piano använder en åtta tangenters tangentbord för insatsvaror och visar vad Obs spelas med Terasic nämndernas sju segmenterar skärmar. Tonerna spelas över en högtalare ansluten via en 9mm-uttag. Pi...

"Ormen" på en FPGA

Projektet avslutades för klassen ECE2220, vid University of Manitoba, under hösten 2015. Används under hela projektet är en Altera DE2 cyklonen IV ombord. Kodning görs med Verilog HDL via Quartus II.."Ormen" är ett enkelt spel där användaren sty...

FPiDroid House beta: en avancerad Smart House

FPiDroid House representerar ett övervaknings- och nätverk för smarta hus, med hjälp av FPGAs, inbyggda system och webbteknik. Det huvudsakliga syftet med detta projekt är att ha en möjlighet att lägga till och ansluta dinamically en hel del enheter...

Hur du använder Verilog och Basys 3 för att göra 3 bitars binär räknare

Jag har gjort detta projekt för en online-klass. Projektet är skrivet av Verilog. Klockan avdelare och counter modulerna tillhandahölls. Min uppgift var att skriva en topp modul för att visa 3 bitars utdata för räknaren på 7 segment display. Ursprung...

Hur du använder en Joystick med en FPGA

Detta instructable är ännu ett stopp på min resa att bygga klo spelet drivs av en FPGA. Jag skrev tidigare hur man styr en stegmotor med en FPGA. Nu behövde jag kontrollera joystick så att jag kan så småningom ansluta båda till min kontrollsystem.Lyc...

Breakoutspel

Här är en av mitt projekt för integrerad kretsdesign kursen. Den utrustning som används för att utveckla är FPGA SPARTANSKA 3E och vårt program är kodad med hjälp av ISE XILINX DESIGN.Den grundläggande strukturen i spelet är lätt att förstå. Vi har s...

Re kan konfigureras routern med NOC

Denna bilden av vad jag hade att genomföra med hjälp av Verilog och den programvara som jag är Modelsim 6.5 och XilinxEn om papper publiceras i IEEE med namn Re-configurable Router för låg effekt och hög prestanda.Steg 1: Första stegetSkapa FIFO minn...

Lär dig Verilog: En kort Tutorial serie på Digital elektronik Design med FPGAs och Verilog HDL

Denna korta serie av semi korta lektioner om Verilog är tänkt som en introduktion till språket och förhoppningsvis uppmuntra läsarna att titta närmare på FPGA design.Dessa tutorials antar du är bekant med grundläggande logiska kretsar och logik ekvat...

Hur du använder Vivado Simluation

Jag har gjort denna simulering projekt för en online-klass. Projektet är skrivet av Verilog. Vi kommer använda simulering i Vivado för att visualisera vågformen i enable_sr(enable digit) från stop watch projektet skapat tidigare. Dessutom kommer vi a...

Altera CPLD Max II Blink ledde

Datablad-Material:-Leds-TrådFör 1 Led är verilog koden:modul ledblink(clk,led);ingående clk; produktionen ledde; REG ledde;REG [23:0] cnt;alltid clk) börja cnt < = cnt + 1' b1; ledde < = cnt [23].slutetendmoduleOm du behöver mer information om denna...

Altera DE2-115 hiss kontroll

Denna instruktion lär dig grunderna i hur man gör en hiss kontroll på brädan Altera DE2-115. Vi kommer att använda Verilog för att genomföra denna kontroll. Denna grundläggande kontroll tar två ingångar från användaren via två växlar, en för nuvarand...