Designa en 4-bitars Adder i Quartus II

Syftet med dessa anvisningar är att skapa en 4-bitars adder i Quartus II. En 4-bitars Adder är en enkel modell av en miniräknare. Det tar i två numrerar av 4 bitar vardera, vilket tillåter oss att ta nummer 0-15, men vi kommer att använda siffrorna 0-9. Siffrorna läggs sedan ihop. Kretsen är gjord i Quartus II och sedan programmeras på en fältet Programmable Gate Array (FPGA) vilket gör att kretsen som ska användas.
Detta projekt är avsett att vara kul eller kan vara ett sista projekt för en klass, men är oftast att bli mer bekant med logiska kretsar. Detta projekt kommer att vara bättre om du redan har vidtagit eller för närvarande tar en digital logik klass och har en grundläggande förståelse för logik gates. Några grundläggande kommandon för Quartus omfattas också om du har aldrig använt den.
FPGA har knappar, brytare, lysdioder och visas att rymma de flesta kretsar. Quartus 2 kan köpas för runt $3,000-$4,000; även på webversionen av programvaran är gratis, kräver men ändå inköp av en FPGA. Jag hittade FPGAs online för omkring $200. Jag använde campus mjukvaran, så jag slapp att köpa all utrustning. Det tog mig 6 timmar att slutföra huggorm från början min första gången. Mina förhoppningar med dessa instruktioner är för att du ska kunna slutföra den 4-bitars huggorm på mindre än 5 timmar. Slutförandet av denna krets kommer att ge dig större förståelse och självförverkligande med dess komplexitet.

Obs: Bilder i början av varje sida visar ges steg i processen. De är för att förhindra förvirring