En Nybörjarguide till programmerbara logiska enheter (2 / 4 steg)
Steg 2: Typer av programmerbara logiska enheter del II
CPLDs å andra sidan behöver inte en separat enhet att programmera dem och de missa inte deras program när strömmen cyklade eller förlorat. Deras arkitektur är helt annorlunda än en FPGA som visas nedan. Dessutom är vissa CPLDs kunna hantera olika signalering system (LVDS, HSTL, etc) som har förmågan att konsumera mycket små mängder av makt då satte i kraft girigbuk lägen.
Som ni kan se Xilinx enheten brutit ut i i/o-block, programmerbara logiska matriser (PLA), och den avancerade interconnect matris (AIM). Programmering sker via JTAG stiften på enheten.
�
PLA är del av det funktion. Som ni kan se skickas signaler från i/o-block till block i funktion sedan till mål och vice versa. På bilden kan du se små block märkt MC1 till MC16. Detta är makro celler.
PAL, GAL och PLD enheterna har en arkitektur som visas nedan.