Lär dig Verilog: En kort Tutorial serie på Digital elektronik Design med FPGAs och Verilog HDL

Denna korta serie av semi korta lektioner om Verilog är tänkt som en introduktion till språket och förhoppningsvis uppmuntra läsarna att titta närmare på FPGA design.

Dessa tutorials antar du är bekant med grundläggande logiska kretsar och logik ekvationer, samt tillhörande beteenden.

Jag ställer denna fråga till dig: om F = (A • B), och A är logic hög och B är logik låg, vad är F? Om du inte kan besvara denna fråga, rekommenderar jag du åter besöka din logik krets studier. Logic circuit tutorials är en möjlighet om nog-begäranden.

Checklista för grundläggande saker att veta innan du börjar:
-Funktioner för grundläggande logik gates (AND, OR, NAND, XOR,...)
-Skillnaden mellan "logic hög" och "logik låg" och som en representeras av en "1" och som en av "0"

Förtrogenhet med C/C++ är bra (ibland) men inte behövs alls.

Om du är beredd att följa med denna tutorial, behöver du två saker:
-En IDE för din Verilog (jag rekommenderar Xilinx ISE Design Suite, efter registrering gratis du kan ladda ner denna mycket robust IDE)
-En FPGA digital design styrelse (jag föredrar Digilent Inc.'s styrelser för sin användarvänlighet och "svårt att förstöra" design)

Det finns gott om dokumentation på ISE ute så jag inte kommer att gå över hur du använder programvaran.

Bilden på denna inledning är av en typisk ISE fönster med textredigeraren, modul katalog och processen fönstret öppet.

Åh, och några bilden ser du titlar som börjar med VM x.x; Detta står för Verilog modul och gör det lite lättare att hålla reda på.

Vidare till Verilog!