Definiera en ny sortering algoritm baserad på parallella avkodning och kodning av efterföljande (2 / 3 steg)

Steg 2: Hårdvara Beskrivning

•Den hårdvara genomförandet av ovannämnda sorterings algoritm består av följande delar: avkodare, OR-ning krets, prioriterade pulsgivare (hög-till - låg och låg till hög) och nästa prioriterade generator kretsar. Dessa komponenter lägga upp för att bilda en minnen krets som visas nedan i figur.

•Den dekoder circuits anställda används för att avkoda tal N (k bitar). För varje nummer enda av dekodern kommer få aktiveras utgångar. För N distinkta nummer kommer att N distinkta dekoder linjer få aktiveras

•Den OR-ning circuit består av 2k (N-ingång) eller utfärda utegångsförbud för (eftersom k bitars nummer används som insatsvaror till Sorteraren). Ith lite av allt N dekodern matas till en N-ingång eller-grind för att få lite ith av OR-ning kretsen. Alla 2k bitar kan genereras på ett liknande sätt. N utdatarader för denna OR-ning krets kommer att vara hög (logic 1) motsvarar N olika nummer.

•När efter det att en OR-ed signal, bestående av 2 k produktionen fodrar, av vilka N utgång linjer är höga, prioriterade generatorer är anställda för att generera nummer i en decreasing(increasing) ordning. Prioriterade kodare anställd här är antingen hög-till låg prioritet eller låg till hög prioritet pulsgivare. Den första hög-till låg och låg till hög prioritet pulsgivare matas direkt med OR-ning kretsar utgång, vilket skapar den högsta och den lägsta nummer samtidigt. Efterföljande prioritering pulsgivare matas från nästa prioriterade generator produktion.

•Den nästa förvalskoppling generator är en krets som eliminerar vissa när det har genererats (synonymt med att få "rankas"). Detta säkerställer att de återstående numren får åter prioriteras och därmed uppnå en högre prioritet än innan. Detta uppnås genom att första avkoda den genererat nummer, då lite kloka kompletterar avkodade utdata. Detta kompletteras resultat är och-ed med den ursprungligen genererade OR-ed utgången. På detta sätt att numrera som inledningsvis aktiveras ith lite av de dekoder produktionen inte längre göra detta.

•Den hårdvara genererar alla nummer i en fallande ordning (från högsta till lägsta) som liknar som tillhandahåller leden.

Verilog koden för förverkligandet av kretsdesign bifogas härmed.