Digilent FPGA projekt med Tcl skript (1 / 3 steg)
Steg 1: Create_project skriptet
En mall för tcl skriptet används i Digilents projekt som du kan använda för att konvertera dina befintliga projekt finns nedan i zipfilen (när du har uppackade och redigerat create_project-filen, använder du mappen i nästa steg).
Med en textredigerare som du väljer för att öppna filen create_project.tcl i mappen proj, måste du redigera två fält som visas i bilden ovan. I raden ange "som proj namn" bara namnet på ditt projekt inom citationstecken ("projektnamn"), som bara anger namnet på filen när skriptet körs. Den andra raden ändras är "som part_num" och måste du ange artikelnumret för den specifika FPGA du riktar dig.
Detta är mest lätt erhållas från det befintliga projektet i "Projektinställningarna" alternativet under "Verktyg" droppa ned i Vivado, i fältet kallas "Projektet enhet".