Komma igång med xilinx fpga (3 / 5 steg)
Steg 3: Skapa ditt första FPGA-projekt
Detta avsnitt jag guidar dig genom processen att skapa ett enkelt FPGA projekt med VHDL. Jag bygger en enkel och-grind med två ingående växlar och en produktionen LED. Slutligen, filen hämtas till målenheten XC6SLX9 startmotorn ombord.
Dubbelklicka på ISE projektet Navigator ikonen för att starta IDE.
Steg 1 - Välj Arkiv -> nytt projekt... Guiden nya projekt visas.
Steg 3 - steg 9 - gör som i siffror
Steg 10 - skriva och Gate VHDL program enligt följande.
entiteten led1 är
port (a, b: i std_logic, c: ut std_logic); slutet led1;
arkitektur beteende av led1
börja
c < = en och b;
slutet beteende;
Steg 11 - då har vi att mappa faktiska port stiften till programmet symboler. Detta kan göras genom att skapa ucf fil steg 11,12 och 13. På ucf filen, skriva efter programmet till karta a, b, c P131, P132 och P44 respektive.
Steg 14 - dubbel klick på "Genomföra Design"