Artix

Sondraket Avionics med FPGA

Hej alla rocketeer från oss,Mitt namn är Mert Kahyaoğlu och min vänner heter Emre Erbuğa vi är studenter vid Istanbuls tekniska universitet.Vi är medlem av ITU raket TEAM. ITU raket TEAM gick Intercollegiate raket Engineering tävlingar på juni 2015 (...

Hur du använder Verilog och Basys 3 för att sluta titta på

Jag har gjort detta projekt för en online-klass. Projektet är skrivet av Verilog. Den klocka generator, enable_sr (aktivera digit) och ssd (sju segment display) moduler tillhandahölls. Min uppgift var att skriva topp modulen och counter moduler att g...