Världen av ihållande vision (1 / 7 steg)

Steg 1: Använda världen VHDL arkitekturen

Först få och installera Vivado webpack:

1. Gå till http://www.xilinx.com/support/download.html
2. Gå till Vivado och sdk standalone spindelväv installera klienten
3. Välj din OS
4. Ladda ner filen
5. Installera Vivado webpack och SDK genom att följa instruktionerna

Sedan ladda ner grundsystemet design för din styrelse och använda den med Vivado:

I det här exemplet använder vi ZYBO från Digilent.

1. Gå till https://www.digilentinc.com/Products/Detail.cfm?P...
2. Ladda ner ZYBO grundsystemet Design
3. Extrahera filen
4. Starta Vivado
5. Klicka på Öppna fil
6. Öppna filen zybo_bsd.xpr som finns i mappen: zybo_base_system\source\vivado\hw\zybo_bsd
7. Välj automatiskt att uppgradera till den aktuella versionen (om erbjuds)
8. Klicka sedan på rapportera IP Status och välj uppgradera utvalda och OK
9. Stäng varningsfönstret (oroa dig inte det) och gå till verktyg/skapa och IP-paket

Skapa IP för världen:

Vi kommer nu att använda IP-förpackaren av Vivado för att infoga i världen som en IP i det globala systemet.

1. När du ser fönstret ovan måste du klicka på nästa och sedan skapa en ny AXI4 perifera
2. Sedan namnet kringutrustningen som du vill (du kan lägga till en liten beskrivning)
3. För anonym användargränssnitt måste du låta namnet S00_AXI och Välj typ Lite och slav-läge. Databredd bör vara 32 och resten spelar ingen roll
4. Slutligen kan du klicka på nästa och välj Redigera IP sedan avsluta

Integrera källkoden i IP:

Vi har nu IP-packager öppnas; Vi kommer att infoga koden i denna IP för att rätt system.

1. Först ladda ner arkivfilen
2. Ta bort filen i IP och importera alla filen från arkivmappen (Högerklicka/lägga till källor/skapa eller lägga till design källa)
3. Klicka på fliken paketet IP och göra allt bad om varje del och slutligen klicka på nytt paketera IP
4. Du är nu tillbaka till huvudfönstret i Vivado
5. Göra ett högerklick i diagrammet och välj Lägg till IP och välj din IP (din IP har nu lagts till systemet måste du ansluta din IP till den) sedan
6. För alla externa portar (LED0-5, kallad PWM_OUT och INFRA_SENSOR) göra en rätt klick på den och välja gör externa (du har nu alla externa porten av världen skapats)
7. Sedan dubbelklicka på AXI Interconnect och lägga till en Master gränssnitt
8. Nu ansluta denna nya Master-gränssnitt till din S00_AXI
9. Anslut sedan M08_ACLK och M08_ARESETN till annan
10. Anslut sedan din s00_axi_aclk och s00_axi_aresetn till den tidigare
11. På fliken adress redaktör och höger klicka på din IP och välj Auto tilldela adress
12. I fliken källor rätt klick på system_i och väljer generera utdata produkter
13. Och sedan klicka igen på den och välj Skapa HDL Wrapper
14. Äntligen uppdatera constraint filen base.xdc (följande bilder är ett exempel)
15. Du kan nu skapa Bitstream

Generera FSBL:

Du har nu system_wrapper.bit genereras. Du kommer nu generera filen FSBL.

1. I slutet av Bitstream generationen visas ett fönster: Stäng den och gå till fil/Export/Export maskinvara och välj inkluderar bitström och klicka sedan på OK
2. Gå till filen/lansera SDK (och följ de olika stegen)
3. När SDK lanserar gå till filen/New/Board Support Package och klickar på Slutför sedan Välj bibliotek xilffs, xilrsa och xilmfs och sedan OK
4. Gå till Arkiv/ny/ansökan projektet ge den ett namn Klicka på Använd befintliga (Välj styrelse paketet du just skapade) och nästa
5. FSBL genereras!

Om du har några svårigheter under processen, bör du se PDF-filen som visar några bilder som hjälper dig.