Breakoutspel (1 / 4 steg)

Steg 1: Första modulen

modul signal_generator (ingång clk25,
utgång hsyncOut,
utgång vsyncOut,
[9:0] xposOut,-utgång
output [9:0] yposOut);
REG
[9:0] xpos;
REG
[9:0] ypos;
Wire
endline = (xpos == 799);
alltid
clk25) börjar
om (endline)
Xpos < = 0;
annat
Xpos < = xpos + 1.
slutet
alltid
clk25) börjar
om (endline) börjar
om (ypos == 520)
ypos < = 0;
annat
ypos < = ypos + 1.
slutet
slutet
REG
HSync, vsync;
alltid
clk25) börjar
HSync < = ~ (xpos > 664 & & xpos
< = 759); aktiv för 96 klockor
Vsync < = ~ (ypos == 490 || ypos ==
491); aktiv för linjer 490 och 491
slutet
tilldela
hsyncOut = hsync;
tilldela
vsyncOut = vsync;
tilldela
xposOut = xpos;
tilldela
yposOut = ypos;
endmodule

Första modulen genererar styrsignaler via HS (horisontal synkronisering) och VS (vertikal synkronisering).