Emulerade hastighetsmätare på en LCD (2 / 4 steg)
Steg 2: System arkitektur och Design med XPS verktyg från EDK
Den huvudsakliga delen av arkitekturen är uBlaze mikrokontroller. Den är ansluten till många GPIO tillbehör för styrning av lysdioder, 7Segment, bild RAM innehåll och för att läsa både från DIP-switchar och grafik controller den aktuella raden och kolumnen för debug. Att uBlaze är ansluten också avbrottshanterare som en enhet. Tryckknappar och inre timer är ansluten till att avbryta controller.
En annan viktig del av arkitekturen är bilden RAM-minne. RAM-minnet beskrivs av en vhdl-kod och är en enkel dubbla RAM-minne. Denna RAM innehåller bilden grafikstyrenheten visas på LCD-skärmen. Storleken på bilden lagras i RAM-minnet beror på virtuella storleken på LCD-skärmen. Den VmodTFT LCD har 272 linjer och 480 kolumner och ett färgdjup av 8 bitar för varje primär färg. Antalet celler i RAM-minnet är 130560 var och en innehåller data på 24 bitar. Storleken på LCD-skärmen är därför ungefär 3Mb. Det kräver 96 BRAM block av 135 Artix7 FPGA har. Bild RAM-minnet samverkar med Pixel Controller GPIO perifera av uBlaze. Detta perifera skriver på RAM värdet för varje pixel. Detta är ansluten till port A i uBlaze. Porten B av RAM-minne är ansluten till grafisk styrenhet.
Nästa del av systemarkitekturen är grafik controller. Den senare ansluter till den bilden RAM Port B med signal adress och Port B produktion är ansluten till dess RGBin ingång. Graphics controller är också anslutna till VmodMIB via Pmod kontakterna för att sätta varje pixelvärde på displayen.