Sekvensera detektor med Digilent Basys 3 FPGA styrelsen (1 / 10 steg)
Steg 1: Rita Finite State Diagram
Det finns 5 stater – S0, S1, S2, S3 och S4 (från initial till slut). I medel innebär indata till varje stat och ut produktionen i varje medlemsstat. Hålla alla utgångar för att vara 0 tills vi når den slutliga staten, S4. Starttillståndet, S0, tar emot input från prbs och sluttillstånd, S4 avgöra om LED0 är på eller av. Vi vill behålla buffert i S3. Om den är 0, kommer vi bo i S3 (inte gå tillbaka till S2). När vi slår på LED0, blir starttillståndet tillbaka till S1 men inte S0. I det här fallet vi räkna IN = 1 för nästa cykel (dvs. börja IN = 1 på S0)
Flöde
I -> S0
S0 -> S1 (om = 1) annars bo S0
S1 -> S2 (om i = 0) annars, S1 à S0
S2 -> S3 (om i = 0) annars, S2 à S1
S3 -> S4 (om = 1) annars bo S3
S4 -> slå på LED0 (om i = 0) och tillbaka till S1, annars--> S4 S0
Hänvisa till den statliga Digram