Universal Analog hårdvara testbänken (13 / 16 steg)

Steg 13: Kopplingsschema och funktioner

Den totala kretsen Schematisk visas i figuren. Full storlek version kan ses genom att klicka på bilden och om nödvändigt dataöverföring den stora filen. En tryckt version två sida ges också i tillverkning steg tillsammans med 1:1 PCB filer.

Strömförsörjning:

Strömförsörjningen kommer från ±12V och + 5V utgångar för PC SMPS som skyddas av 250mA och 500mA säkringar respektive.

U3 tillhandahåller 9V från + 12V och U4 + 5V från den + 9V.

R1 justerar Pin1 spänningen av U2 som drivs av - 12V för att ge en - 2.5V offset voltage för analog ingång etapper.

DSPIC30F4011 krets:

Den grundläggande sammankopplingen av DSPIC30F4011 mikro-controller visas i figuren.

+ 5V bildar VDD / AVDD och Gnd VSS, en filtrerad version av + 5V former den + VREF.

Stift 4-9 AN2-AN8 form de sex analoga ingående kanalerna.

Stift 13 & 14 är anslutna till 6MHz kristall.

Stift 15 & 16 används för seriell kommunikation

PIN 19 OC4 är PWM referens för provtagning – DAC

Pins 23, 22 & 18 bildar PWM DAC utgångarna

Stift 27-30 är de digitala ingångarna

Stift 35-38 är de digitala utgångarna

PIN 34 används för att ange upptagen

Stift 25 & 26 är reserverade för seriell programmering

Och Pin 17 används som kanten trigger avbrottet för Analog ingång kanal 1

Seriellt gränssnitt:

Ett enkelt seriellt gränssnitt baseras på tillgången till + 5V och -2.5V levererar. Q5 bildar en växelriktare och TTL nivå converter för PC TX Data och Q6 tar mikro-controller TTL TX Data och omvandlar det till pseudo RS232 nivåer av - 2.5V till + 5V lämplig för PC RX Data.

Datahastigheten programmeras i programvara är 115 KBPS.

Analoga gränssnitt:

U1A bildar input gränssnittet för analog kanal 1. Potentiella delaren R2 + R3 & R6 skapar en inimpedans av ~ 1MΩ och en division med 8 för input ±10V signal. Potentiella delade signalen visas utdata för U1A med en icke-invertering vinst på 2.

A - 2.5V offset-spänning matas på R8 som visas som en + 2.5V kompensera vid utgången av U1A på grund av den inverterade enigheten få R9/R8.

Effektivt ±10V insignal visas som en 0 till + 5V signal på AN2. Den ingång impedansen är ~ 1MΩ och Frekvensgången bestäms av brett bandbredd FET OpAmp LF353 egenskaper är vanligtvis 2 MHz.

Avbryta krets:

Produktionen av U1A bildar en av ingångarna till komparator IC U16, LM311. Den andra ingång bildas som medelvärdet av PWM utgång OC3. U16 är konfigurerad som en komparator med Hysteresis använder feedback motståndet R43.

I drift anropas i avbrottsläge av programvara under kontinuerlig och glidande fungerar av "Capture-läge". Produktionen av U1A jämförs med det genomsnittliga värdet av OC3 som ligger mellan 0 och + 5V och en rektangulär vågform genereras vid avbrottet ingång. Detta avbrott används för att välja den + ive / - ive kanter för att utlösa "Capture-läge".

Digital Input/Output interface

En 54LS244 oktalt buffert, U5 används för buffring digitalingångar och utgångar till och från mikro-controller. Detta ger buffring och skydd till mikro-controller I/O stift.

Digital till Analog omvandlare kretsar

En roman PWM baserat Digital till Analog omvandlare krets har realiserats som del av Aj-ATE hårdvara.

Enkel Digital till Analog omvandlare (DAC) realiserat by low-pass-filtrering mikro-controller genererade Pulse-Width-Modulated (PWM) signaler har en respons som normalt är en tiondel av filter cutoff frekvens. Denna design idé är en roman genomförandet av en metod som beskrivs i (referens 1) anställa en referens ramp vars produktion är urvalet-och-innehas av PWM-signal som ger en kapacitet som motsvarar PWM frekvensen. Kretsen genomför en ±10V, 10 bitars DAC med en volymomsättning på 20 KHz.

Ett mikrochip DSPIC30F4011 fungeras på en 96 MHz klockfrekvens och fånga PWM signaler är uppsättning räkna till 1200 motsvarar en PWM frekvens av 20 KHz. PWM-signal, OC4 med en fast räkning av 1170 används som en referens för ramp generation och OC1 styr PWM-DAC. IC U1A tillsammans med PNP transistor Q1 bildar en precision nuvarande källa laddas kondensatorn C2. OC4 inverterad av IC U3A växlar på NPN transistor Q2 under en period av 30 räknas genererar en nominell 0-5V ramp på kondensatorn C2. Rampen är buffrade förstärks och förskjutning av IC U1B, vinsten och offset justeras av potentiometrar R5 och R2. PWM-signal OC1 göras åtskillnad mellan av kondensatorn C3 och resistor R9 är inverterad av IC U3B bilda en 1uSec prov signal för prov-och-håll IC U2. U2 Pin 5, bildar DAC produktionen och justeras till - 10V, 0V och + 10V för OC1 PWM räkningarna av 88, 600 och 1112 motsvarar respektive 10 bitars räkna till 1024.

Räkningen av 88 hjälper till att undvika den första icke-linjära regionen av rampen så att PWM-DAC visar bra linjäritet en LSB av 20mV och en noggrannhet på ± 40mV. Ytterligare PWM-DAC kan också genomföras med fånga PWM utgångar OC2 och OC3.

Buffrad Analog utgång Vout3

PWM-till-Analog signal kedjan för Vout3 visas. OC3 är PWM-utgång som efter differentiering av C8-R29 och inversion av U13B bildar prov-och-håll indata till S/H IC LF398, U9.

-10 till + 10 V ramp utgör signalingång till S/H IC LF398, U9. Produktionen av U9 är den un-buffrat analoga signalen som motsvarar Vout3.

IC U8 utdata buffras av en enkel klass-B push-pull steg bildas av Q1 & Q2. Kombinationen av U8, Q1 och Q2 bildar en icke-invertering unity gain buffert förstärkare arrangerar. Transistorer Q2 & Q3 tillsammans med R21 & R22 begränsa produktionen till ±300mA.