Basic (PWM) varvtal kontroll med 555 Timer ICs (3 / 8 steg)
Steg 3: 555 timer IC och dess driftsformer
555 timer IC är en monolitisk timing krets som producerar exakt tidsfördröjningar och svängningar i form av en Kvadrera vinkar signalerar. Denna lilla IC har en hel del program som i oscillatorer, takometrar, vågform generatorer, kontrollsystem etc.
Vissa funktioner för 555 timer ICs är:
-Det fungerar från ett brett utbud av nätaggregat från + 5 volt till + 18 volt Matningsspänning.
-Sjunkande eller sourcing 200 mA av belastningsströmmen.
-De yttre delarna bör väljas ordentligt så att tidpunkten intervaller kan göras till flera minuter tillsammans med de frekvenser som överstiger flera hundra kilo hertz.
-Resultatet av en 555 timer kan driva en transistor-transistor logic (TTL) på grund av dess högströmsutgång.
-Den har en temperatur stabilitet av 50 delar per miljon (ppm) per grad Celsius förändring i temperatur eller ekvivalentt 0,005% / ° C.
-Intermittensen av timern är justerbar.
I det här steget kommer jag inte att tala om hur den interna strukturen verkligen fungerar (bara se länkarna nedan särskilt datablad). Du kan bara se det som en svart låda med 8 stift och med hjälp av externa komponenter som resistorer och kondensatorer, kan en producera svängningar eller tidsfördröjningar beroende på värdena i externt anslutna komponenterna.
Nu kan tala om de två sätten av operation av 555 timer och dess grundläggande krets konfiguration baserat på databladet.
Monostable läge:
För en monostable läge skapar timern en timing fördröjningen genom att byta sin produktion till hög för hela löptid förseningen. Denna försening utlöses av en extern ingång till Pin 2 av IC. När ingångsstiftet går låg, börjar timing fördröjningen. Varaktigheten av förseningen beror på yttre motstånd och kondensator värden och beräknas med formeln:
tdelay = 1.1RC
Om insignalen är periodiska, då är produktionen också periodiska med samma frekvens. Om insignalen går lågt för varje sekund, är sedan utgång timing fördröjningen återutlösas varje sekund.
Anta att ingången låg varar i 1 sekund men din timing förseningen varar endast i 0.5seconds. Vid tiden t = 0, låt oss säga att indata börjar byta låg och produktionen börjar byta hög och efter en timing fördröjningen av 0,5 sekund, utdata ska byta till låg att signalera slutet av förseningen. På denna punkt emellertid (t = 0,5), vars är fortfarande på låga state. Detta kan orsaka utdata till ögonblickligen strömbrytare igen till hög retriggering förseningen och detta scenario bör undvikas genom att ange indata till ett relativt mindre värde jämfört med din timing fördröjningen längd låg varaktighet. Man kan alltså öka intermittensen av indata till minska tidslängden för dess låga tillstånd (öka den tid det är på state HIGH).
Astable läge:
Astable läge fungerar bara som en oscillator som utgångar en fyrkantsvåg med frekvens, pulse bredd och plikt cykel beroende på värdena i de yttre motstånd och kondensatorn. Denna svängning skall fortsätta i evighet om inte... om du skär strömförsörjningen naturligtvis. Månadskapacitet på pulse bredd, och frekvensen kan beräknas enligt följande:
puls bredd (t hög) = 0.693 (Ra + Rb) C
t låg = 0.693 (Rb) C
period = 0.693 (Ra + 2Rb) C
frekvens = 1 / period
duty cycle = [t hög / period] x 100%
Med tanke på denna formler, kan vi se att ändra värdet för en komponent skulle leda till en annan uppsättning värden för puls bredd, frekvens och tullen cykeln av signalen. Inte bara är vi varierande puls bredd men frekvensen samt genom att variera värdet för Rb eller Ra.
Grundläggande krets konfigurationen av både monostable och astable läge visas i bilderna ovan från databladet för NE555(Texas Instruments)
Referenser:
[1] i kapitel 6, praktisk elektronik handbok 6th Ed. av Ian Sinclair och John Dunton
[2] LM555 Datablad: http://www.ti.com/lit/ds/symlink/lm555.pdf
[3] NE555 Datablad: http://www.ti.com/lit/ds/symlink/ne555.pdf
[4] http://www.555-timer-circuits.com/
[5] http://www.electronics-tutorials.ws/waveforms/555...