Designa en 4-bitars Adder i Quartus II (4 / 7 steg)

Steg 4: 7-segment display

Vi vill att våra adder att se ut som en miniräknare alltför. Miniräknare Visa siffror som läggs till och deras summa. Om du vill visa våra siffror i styrelsen, våra 7-segment display tar den binär representationen av våra siffror och visa dem på en typisk nummer digitalvisning.
1) Skriv ut siffrorna 0-9 i binär- och hur varje nummer påverkar belysning av varje stapel i displayen.
Obs: Barer är märkta A-G i medurs riktning. Varje utgång A-G kommer att påverkas av input 0000-1001. (Full 7-segment visar göra 0-F med hexadecimala, 0-9 och A-F, men vi kommer inte att kräva det. Om du vill återanvända det senare, är programmering A-F användbart. Jag kommer att gå över det fullständiga genomförandet av 7-segment displayen.) I programmering en 7-segment display, motsvarar som tillverkas av 0 en upplyst bar medan 1 betyder det inte lyser.
Se bild
2) skapa en Verilog HDL fil.
Se bild
Denna fil kommer att vara annorlunda än de andra. Utdata för varje segment kommer särskilt preciseras i form av binär. Denna fil kommer att kodas.
3) spara det som 7_segment_display.
4) ange i första raden, "modul 7_segment_display (A, B, C, D, E, F, G, W, X, Y, Z);".
Obs: A-G är våra utgångar, motsvarande 7 segmenten i den digital klockan. W-Z är våra ingångar, motsvarar varje digital av våra binära tal. Detta är skiftlägeskänsliga. Håll det samma.
5) ange "Input W, X, Y, Z," på den andra raden.
6) för den tredje raden, ange "Utgång A, B, C, D, E, F, G;".
7) på den fjärde raden, ange "reg A, B, C, D, E, F, G;".
8) hoppa till sjätte raden.
9) anger du "alltid eller X eller Y eller Z)".
10) på linje 7, ange "börja".
11) rad 8 kommer att säga "fall ({W, X, Y, Z})".
6-8 linjer börjar varje fall. Varje fall består av olika möjligheter för insatsvaror och vad resultatet blir för varje ingång.
12) hoppa till linje 10, ange "4" b0000: A = "b0;".
13) på linje 11, ange "4" b0001: A ='b1; ".
"4" b "säger datorn att våra ingångar i 4 siffrorna i binärt, i motsats till decimalt, hexadecimalt eller oktalt. För varje given input ges output a, som bara kan ha 1 decimal, motsvarande 2 möjliga utgångar.
14) använda tabellen indata/utdata som visas ovan och du har gjort att slutföra fall för utgång A.
15) efter alla de ingående fall ges, bör du vara redo att skriva på rad 26.
16) på rad 26, ange "endcase".
17) på rad 27, ange "slut".
Se bild
18) hoppa till linje 29, börja samma process för utdata B.
19) för att hålla koden lätt att läsa, hålla utrymmen mellan fallen för varje utgång.
20) om du hållit utrymmen som föreslog, när du är klar med fall för utgång G, blir nästa tomma rad linje 161.
21) ange "endmodule" på den tomma raden.
22) spara filen.
23) analysera filen.
24) skapa en symbol för 7_segment_display.