FPGA Tic Tac Toe (4 / 10 steg)
Steg 4: 7 Segment Decoder modulen
Vi kommer att använda 7 segment display på Nexys 2 Visa vars tur det är. För detta använder vi en enkel 7 segment avkodare.
Seg har
Port (vända: i STD_LOGIC_VECTOR (1 CEN. 0);
Klocka: I STD_LOGIC;
Anod: Ut STD_LOGIC_VECTOR (3 b 0);
Segment: Ut STD_LOGIC_VECTOR (7 CEN. 0));
slutet Seg;
arkitektur beteende av Seg är
signal Seg_temp: std_logic_vector (7 CEN. 0): = "11111111";
börja
anod < = "1110";
processen (tur, klocka) är
börja
om (rising_edge(clock)) sedan
om (vända = "01") sedan
seg_temp < = "10011111";
elsif (vända = "10") sedan
seg_temp < = "00100101";
annat null;
slutet om;
slutet om;
Avsluta process;
segmentet < = seg_temp;
slutet beteende;
Som ni ser, började vi genom att aktivera endast sista anoden. Efter det, vi kontrollera nuvarande turn och ändra segmentet utgång därmed. För segmentet kartläggning, kolla Nexys 2 referensmanual eller Nexys 3 referensmanual.