Kadens handledning: Silicon logik Gates (Iowa State University EE330 Lab 4) (3 / 6 steg)

Steg 3: Layout en Inverter med P-celler

Nästa vi kommer att skapa layouten omriktaren använda parametriserade celler eller p-celler. P-celler är premade layouter för en cell som har parametrar som kan justeras för att ändra layouten. I vårt fall kommer vi använda transistor p-celler och justera parametern bredd i cellen för att skapa layouten för den NMOS och PMOS transistorer. Med hjälp av p-celler kommer att spara mycket tid över att lägga ut varje transistor individuellt.

1. skapa en ny cell layoutvyn för inverter [bild 1]

A. Ange vyn layout
B. Klicka på OK

• Layoutfönstret öppnas med en tom layout skärm
• Till vänster är verktygsfältet lager som du kommer att välja vilket design lager du för närvarande arbetar med. På lager-menyn styr även vilka lager som är valbara och som är synliga. [fig 2]

2. initiera en NMOS p-cell Layout

• P-celler är färdiga layouter som kan ändras för att möta den formgivare behov genom att ändra komponentens parametrar. Exempel på två PMOS transistor p-celler visas i figur 3. Den vänstra p-cellen har en bredd av 1,5 um och p-cellen till höger har en bredd av 4.5um. [fig 3]

A. Välj Skapa ⇒Instance... eller hit "i" nyckel
B. Ange biblioteket för att "NCSU_TechLib_ami06" [fig 4]
C. ange cellen till "nmos" [fig 4]
D. ange att "layout" [fig 4]
E. Kontrollera modellnamnet är inställd på "ami06N" [fig 4]
F. Ange bredd ska 1.5um [fig 4]
G. plats i cellen i layoutfönstret för nära ursprung

3. Instantiate en PMOS p-cell layout

A. Välj Skapa ⇒Instance... eller hit "i" nyckel
B. Ange biblioteket för att "NCSU_TechLib_ami06" [fig 5]
C. ange cellen till "pmos" [fig 5]
D. ange att "layout" [fig 5]
E. Kontrollera modellnamnet är inställd på "ami06P" [fig 5]
F. Ange bredd ska 4.5um [fig 5]
G. Placera cellen i layoutfönstret direkt ovanför cellen NMOS

• NMOS och PMOS cellerna kommer att dyka upp som cell nivå representationer [fig 6]

4. slå SKIFT-tangenten och "F"-tangenten samtidigt ändra till lager Visa

• Layoutens lager kommer att bli synliga [fig 7]
• Genom att trycka på CTRL och knappen "F" samtidigt kommer tillbaka vyn till komponentnivå cell och abstrakt bort de underliggande layout designen.

5. Flytta NMOS cellen [fig 8]

• Centrum polysilicon (röd poly lager) porten av NMOS och PMOS med varandra

A. Klicka på och håll in i centrera av cellen NMOS
B. dra NMOS cellen i position

6. Anslut NMOS och PMOS Gates [fig 8]

A. Välj Skapa ⇒ forma ⇒ rektangel eller tryck på "R" för
B. Välj "poly" från verktygsfältet i lager
C. Rita en rektangel mellan utfärda utegångsförbud för av NMOS och utfärda utegångsförbud för av PMOS

• Överlappande polygoner i samma lager har ingen effekt på layout.

7. Lägg till PMOS bulk anslutning [fig 11]

A. Välj Skapa ⇒ Via...
B. Välj "NTAP" för den via definitionen fältet [fig 9]
C. Placera PMOS bulk anslutningen nära PMOS bifogas gröna n-väl

• Bulk terminalen är n-brunnen PMOS placeras inuti.

8. Lägg till NMOS bulk anslutning [fig 11]

A. Välj Skapa ⇒ Via...
B. Välj "M1_P" för den via definitionen fältet [fig 10]
C. Placera NMOS bulk anslutning vänster eller höger om NMOS transistorn

• Det bulk slutligt av NMOS är p dopade substratet.

9. Lägg till för att ansluta input metall skikt till polysilicon gates [fig 13]

A. Välj Skapa ⇒ Via...
B. Välj "M1_POLY" för den via definitionen fältet [fig 12]
C. Placera NMOS bulk anslutning vänster eller höger om NMOS transistorn

• Input skall börja på metallen en så det är lätt att dirigera omriktaren. Den via ansluter metall input ledningarna till polysilicon grindarna.

10. wire input [fig 13]

A. koppla indata via till polysilicon grinden

• Använd en poly rektangel för den här anslutningen

B. Wire indata till den vänstra kanten av cellen.

• Använda metall 1 tråd indata via på vänsterkanten.

11. wire utdata [fig 13]

• Produktionen kommer att kopplas till högra kanten av cellen.
• Produktionen måste ansluta rätt terminalen (avrinning) av varje transistor till utdata.

12. tråd power tillförselen fodrar [fig 13]

• Vdd måste dras som en tråd på metal1 högst upp i cellen.
• Vdd måste ansluta till den vänstra terminalen (källa) av PMOS och merparten av PMOS.
• Vss måste dras som en tråd på metal1 längst ned på cellen
• Vss måste ansluta till den vänstra terminalen (källa) av NMOS och merparten av NMOS.

13. Lägg till power stift [fig 14]

A. Välj Skapa ⇒ Pin...
B. Ange terminal namn till "Vdd Vss"
C. Välj "IndataUtdata" som typ av I/O
D. Välj metal1 i verktygsfältet lager
E. Tillsätt Vdd pin till övre makt leverans wire
F. lägga till Vss stift till bottenvajern makt leverans

14. Lägg till ingångsstiftet

• Pin bör kommer att vara på metal1 lager
• Pin har "Input" I/O typ

15. Lägg till utgång Pin

• Pin bör kommer att vara på metal1 lager
• Pin har "Output" I/O typ

Layouten är nu redo att verifieras.