Lär dig Verilog: En kort Tutorial serie på Digital elektronik Design med FPGAs och Verilog HDL (4 / 21 steg)
Steg 4: "Tidsskalan"
Denna kod är en kompilator direktiv som anger den "referens" (i detta fall, 1ns) och "precision" (i detta fall, 1ps). I kretsar du faktiskt kommer att genomföra på brädan design, är tidsskalan inte att viktiga som FPGA inte får genomföra specifika gate förseningar eller andra manipulationer tid. Men för simuleringar denna linje är mycket viktigt.
Senare ser du att vi kan simulera gate förseningar för att hitta buggar eller har systemet "vänta" en viss tid innan den ändrar villkoren. "Referens tiden" är vad du kan tänka som standardenhet: om du var till koden en tidsfördröjning (detta kommer att förklaras i en senare modul) "# 5" kompilatorn standardvärdet är 5 nanosekunder. För simulering ändamål, den mest exakta kan du vara styrs av den "precision time" i detta fall, pikosekund resolution.