FPGA LED projektet (5 / 9 steg)
Steg 5: Ner Counter modul
Ned räknaren är knuten till LED kontroll och klockan för att kontrollera tidpunkten och LED. Ned räknaren börjar på 60 sekunder (för att ändra räknar sekunder, vi ändrat frekvensen av klockan) och kommer att börja räkna ner när det finns inga fler människor i rummet. Räknaren kommer att minska med 1 i varje klockcykel tills den når 0 sekunder. När ned räknaren når ner till 0 sekunder, LED aktivera signal blir 0 och alla lysdioder kommer att vara avstängd. Medan räkneverket räknar ner, om någon kommer in i rummet under tiden, motsvarande lysdioden tänds och ned räknaren återställs till 60 sekunder.
arkitektur beteende av counter är
signal num: std_logic_vector (5 b 0);
börja
process (en, reset, clk)
börja
om (sv = "0") sedan
LED_en < = "0";
annat
LED_en < = '1';
om (Återställ = '1') sedan
NUM < = "111100";
annat
om (rising_edge(clk)) sedan
om (num > 0) sedan
NUM < = num - 1.
slutet om;
om (num = 0) sedan
LED_en < = "0";
slutet om;
slutet om;
slutet om;
slutet om;
Avsluta process;
Q < = num;
slutet beteende;