Hur du använder Verilog och Basys 3 för att göra 3 bitars binär räknare (4 / 11 steg)
Steg 4: Steg 4: skapa counter modul
Vi måste lägga till källor. Gå till Flow navigatorn och klicka på "Lägg till resurser"
Välj sedan "Lägg till eller skapa design resurser" och nästa. Detta kommer du att lägga till eller skapa filer gränssnitt. Följ bara vad vi gjorde i steg 2 för att skapa en verilog fil. Du kan ange ingångar och utgångar. Eller du bara ignorera det och göra det när du skriver koden.
När du har skapat filen, kan vi skriva counter logiken. Indata är klockhastighet att köra disk och utgångar är 3 bitar i disken – Q1, Q2 och Q3.
I grund och botten räknaren räknas från 0 till 7 i decimal (2 ^ 3 -1). Så, vi har nuvarande och nästa stater. Det aktuella läget är lite lagras i registret för närvarande nästa läge är lite som tas in i registret när klockan når positiva kanten.
Curent staten är produktionen Q medan vi namn variabler för nästa läge D0, D1 och D2
Så, vi kan beskriva den nuvarande och nästa stat logiken som följer. När vi avslutar räknar 7, kommer räknaren gå tillbaka till 0. (se tabellen)
Vi kan använda K-karta för att generera logik ekvationen för varje bit i nästa läge. Då använder vi flip-flop (FDCE bibliotek funktion) för att generera utdata.
Obs: du kan använda den beteendemässiga staten för att skriva counter logiken. Det finns ett exempel i Digilent lära webbplats: https://learn.digilentinc.com/Documents/262
Du hittar detaljerade koden med kommentarer i projektfilen.