Lärande sekventiella logik Design för en Digital klocka (13 / 14 steg)

Steg 13: Bakbord genomförandet

Det viktigaste att veta är, när man arbetar med digitala kretsar Vcc innebär nästan alltid 5V. Jag har inte laddat upp någon Schematisk här. Se stegen för varje etapp.

Komponenter:

IC 7493:4 nr.

IC 7400: 1 nr.

IC 7408: 1 nr.

IC 7410: 1 nr.

IC 7474:2 nr.

IC 7476:2 nr.

IC 74682: 1 nr.

IC 7447:6 nr.

IC 555: 1 nr.

Gemensam anod 7 segment display: 7 nr.

Kondensator: 1000 uF, 0,01 uF (1)

Motstånd: 470 ohm (1), 500 ohm (1), 330 ohm (48)

8 pin DIP switch: 1 nr.

Summern: 1 nr.

Brödunderläggen & nätaggregat

Konstruktion:

Det bästa sättet att genomföra kretsen är att först starta från ena änden (höger till vänster) och gör en krets i taget. Först slutföra 0 - 9 stick i stäv med 7493 med en 1 Hz fyrkantsvåg som klocka från en 555 timer som i steg 9.

När räknaren fungerar, anslutning reset poler 7493 (Terminal 2 och 3) till de två på en NAND grind (7400 kommer att göra). Produktionen av det utfärda utegångsförbud för NAND är klockan för nästa steg.

Gör sedan en 0 - 5 Stick i stäv med 7493. Allt förblir detsamma, display osv. Återställ terminalerna ges Qc och Qa-anslutningar.

Återigen är dessa två reset terminaler anslutna till en NAND utfärda utegångsförbud för vars produktion är nästa scen klockan.

Upprepa detta för en annan 0 - 9 counter och sedan en 0 - 5 counter.

Sedan konstruera räknaren 1-12, använda en annan 555 timer gjort på en separat skärbräda som klocka för att testa räknaren 1-12.

När du har kontrollerat att det fungerar då NAND gate produktionen, som sist (minuter - M1) 0 - 5 counter återställer är anslutna, ges som klocksignalen att räknaren 1-12.

Använd sedan en AND-gate som D vänd floppen Q och den T Flip Flop's Q1 för räknaren 1-12 är ansluten som insatsvaror. Anslut här och-grind utgången till klockan på en annan D flip flop i växla läge (Q "är ansluten till D).

Denna D flip flop Q "är ansluten till"c"terminal i segmentet gemensam anod displayen (alla de andra 6 gemensam anod visar gränssnitt med IC 7447, här inte är som i steg 11). Terminaler "a", "b", "e", "f" och "g" är ansluten till marken när gemensamma ges till Vcc. Glöm inte den nuvarande begränsa resistor på 330 ohm för varje a, b, c, e, f, g terminaler används i displayen.

Larm modul:

Sedan placera Dip switch, kortslutning alla 8 anslutningar på OFF sida (nedre matris DIP) och ansluta det till Vcc.

Ansluta 8 individuella ledningar till arrayen ON sida och Anslut den numrerade från 1 till 8 för att Q terminaler för IC 74682 (8-bitars magnitud komparator) från Q0 till Q7 (se pin diagrammet laddade upp).

Här är där vi måste göra en liten uppoffring, vi kan bara använda de 4 bitarna av T - Flip flops i räknaren 1-12. 3 fler bitar från 0 - 5 räknaren av protokollet och 1 bit för A/P.

Så är Q3, Q2, Q1 och Q0 T flip-floppar anslutna till P0, P1, P2, P3 respektive. QC, Qb, Qa för 0 - 5 räknaren i minuter är ansluten till P4, P5, P6 respektive. A / P D flip-flop Q är ansluten till P7.

P = Q terminalen av IC är ansluten till en annan D flip-flop som också ligger i växla läge klocka (D är ansluten till Q ").

Q "är ansluten till tydligt flip flop genom en takt switch som fungerar som på snooze-knappen. Q av vänd floppen är ansluten till en Summer.

Om du använder nätaggregat med en 5 V utgång troligen kommer inte det vara tillräckligt för att vitalisera en stor krets. Så du måste ansluta en annan 5V kraftkälla parallellt. Jag har använt 12-0 produktionen av min försörjning med en 7805 och anslutit dem parallellt för att öka den nuvarande levererade på 5V (anslutning i serien ökar spänningen och IC: s kommer att få skruvas!). Se hur kretsen fungerar när 12-0 leverans är frånkopplad.

Alarmet fungerar på följande sätt. Anta att D vänd floppen Q är 0 från början. När indatavärdet matchar motsvarande klocka värde, ändras P = Q värdet från låg till hög. Denna positiva kant utlöser D vänd floppen att växla. Q blir således 1 och Q' blir 0. Summern ansluten till Q ljudsignalen och larmet fungerar.

Nu finns det en snooze-knappen eller växeln takt ansluter Q' to CLEAR. Sedan Q "är 0, när växeln takt trycks, tydlig ingång blir 0 och därmed D flip flop rensar att göra Q = 0. När Q blir låg, låter inte summern och larmet är tystade. Således får vi våra grundläggande larm.

Sammanställa allt vi får detta (förlåt mig för min dåligt video redigering färdigheter):