Zynq Image Enhancement System (6 / 8 steg)
Steg 6: OUTPUT - Design CDMA och Block del 1
Syftet med den HDMI-kontrollern är de bearbetade bilderna visas. Nu, med registeransvarige genomförs och redo att gå vi bör tänka om att föda denna regulator med data. Med tanke på att en hel del image enhancement processen kommer att äga rum i PS (Processing System = ARM-Processor) och bilderna resulterade vilja bosätta sig i DDR-RAM. Vi behöver alltså ett sätt att få data från RAM till HDMI-styrenheten.
Det finns faktiskt flera giltigt sätt att uppnå detta. Vi kan använda:
-VDMA IP med en AXI ström video ut IP
-DMA IP med AXI STREAM video ut IP
-DMA i PS (syns i ordningen ovan)
-CDMA IP
De två första alternativen är båda bra alternativ men de tenderar att använda mycket mer resurser i FPGA. Den tredje en lider när det gäller prestanda eftersom det kan endast använda GP hamnarna och inte HP och kära. Den fjärde är vårt val för detta projekt. CDMA har en lägre fot utskrift på FPGA logik utnyttjande och kan använda HP hamnarna.