Runner spel i VHDL (10 / 10 steg)
Steg 10: Krediter och VHD källfiler
Vi hoppas du hittade denna tutorial hjälp. Om något är oklart eller om du har fler frågor om vår designprocess, vänligen lämna en kommentar eller skicka oss ett meddelande.
Vi vill kreditera följande personer för deras arbete som vi använde i våra projekt:
-Modulen vga_controller_640_60 skrevs av Ulrich Zultán för Digilent, Inc., och är tillgänglig för nedladdning under titeln "VGA-styrenhet referens design" på följande sida: Nexys™ 2 Spartan-3E FPGA styrelse
-Vi har också använt den "Master UCF filen för Nexys3", som finns här: Nexys™ 3 Spartan-6 FPGA styrelse
-Modulen sseg_dec (sju-segment display decoder) skrevs av Professor Bryan J. Mealy och försett oss med vår professor.
-Idén till vår game_freq_gen process (omedvetet) kom från StackExchange användare Martin Thompson på denna forumtråd: hur man kan dela 50 MHz ner till 2 Hz i VHDL på Xilinx FPGA
Bifogas detta Instructable, har vi försett dig med enskilda VHD filer vi skrev för referens. Dessutom inkluderar vi en komplett projektmapp som gör att du kan köra spelet på en Nexys 3 ombord med minimal installation (förutsatt att du har redan hämtat och installerat ISE Design Suite 14,7 som Adept).
En sista sak vi har bifogat är en zip-fil som innehåller endast en fil, en högre kvalitet foto av den dragna på den översta nivån blockdiagram, vilket förhoppningsvis gör att du kan se en icke-förstörande kopia av bilden. (Dess kvalitet försämras avsevärt vid uppladdning till Instructables normalt sätt).